Развитие IT в период перемен.

Любые обсуждения, не нарушающие правил форума.

Модератор: Модераторы

Re: Развитие IT в период перемен.

Сообщение Alex2013 » 18.05.2022 22:20:00

Shleps писал(а):Такой чип по-русски называется ПЛИС (интегральная схема с программируемой логикой), по-ихнему FPGA, большая часть из который работает в роли ASIC. На них делают прототипы процессоров, и другой логики. Результат работает в разы и десятки раз медленнее настоящего процессора, имеет менее высокую итоговую степень интеграции (т.е. если выполнить по одной и той же технологии микроконтроллер и ПЛИС - то эта ПЛИС не сможет эмулировать этот микроконтроллер. Только раз в 10-100 более простой) зато не надо заказывать разработку топологии и производство - нужно только написать поведенческую модель, скормить её прилагающемуся к микросхеме САПРу и зашить результат в уже готовую микросхему.

Понятное дело ПЛИС годится для моделирования но не для тиражирования ( обычно ПЛИС это медленно и неоптимально ). Но я немного о другом... Например в современных процессорах почти всегда есть уровень микрокода. Достаточно создать несколько версий микрокода (Например тестовую, гражданскую, военную, "топ сикрет" и т.п. ) и чуть расширить возможности этого уровня . Тогда один и тоже чип в разных условиях эксплуатации и разных устройствах будет обладать заведомо другой "внутренней логикой" производители и гипотетический "Диспетчер атаки на разработку" будут знать только о тестовой (и возможно гражданской ) а все прочие должны разрабатывается отдельно и по возможности с оптимизацией под каждый конкретный проект . В этом случае (ИМХО) большая часть схемотехнических и топологических закладок станет просто бесполезной и бессмысленной . Не факт, что любые закладки даже тупо "окирпичить" смогут, если например после прошивки "боевого-микрокода" "тестовые ноги" чипа станут рабочими, а питание к блокам пойдет по "альтернативным шинам" (Терминатору привед! ) .
Alex2013
долгожитель
 
Сообщения: 2923
Зарегистрирован: 03.04.2013 11:59:44

Re: Развитие IT в период перемен.

Сообщение Shleps » 18.05.2022 22:58:19

Alex2013 писал(а):Достаточно создать несколько версий микрокода (Например тестовую, гражданскую, военную, "топ сикрет" и т.п. ) и чуть расширить возможности этого уровня . Тогда один и тоже чип в разных условиях эксплуатации и разных устройствах будет обладать заведомо другой "внутренней логикой"

А смысл? ведь тода портируемось кода накроется и затраты на разработку софта вырастут немерянно.
Уж тогда проще создать отдельные процессоры для военного гражданского назначения.
А в реальности - блоки доверенной загрузки и проверки аппаратной конфигурации машины.
Будет за неизменностью аппаратной конфигурации: BIOSa, флешек, дисков, планок памяти, сетевух секретного x86 сервера следить специализированная плата на базе RISC-V - иди ломай на здоровье.

Не факт, что любые закладки даже тупо "окирпичить" смогут, если например после прошивки "боевого-микрокода" "тестовые ноги" чипа станут рабочими, а питание к блокам пойдет по "альтернативным шинам" (Терминатору привед! ) .

микрокод ногами не оперирует, это как раз уровень закладок в RTL. И да, окирпичить всё равно смогут. Или повесить до ресета питанием.
Просто в ядре появится новый блочок, который никак не связан с функционированием исполнения микрокода, а слушает шину данных и при прохождении по ней определенной говнопоследовательности - активирует режим заводского теста (https://en.wikipedia.org/wiki/Design_for_testing). всё, капец. Будет как в Дюне с рабами-гладиаторами Харконненов: услышал кодовое слово и хлопнулся в припадке. ничего не исполнял, просто прочитал несколько байт данных из памяти.
Аватара пользователя
Shleps
постоялец
 
Сообщения: 194
Зарегистрирован: 14.06.2006 20:25:14

Re: Развитие IT в период перемен.

Сообщение Сквозняк » 19.05.2022 00:11:38

Shleps писал(а):В смысле? RTL-модель именно и описывает всё поведение схемы до последнего триггера.


Круто, значит уязвимостям взяться неоткуда и патчей безопасности, понижающих скорость, не будет. А мну почему-то думал, что почти любой ИИ ищет дыры в логике чтобы халтурить, формально выполняя что нужно. А если он поиску решений не обучен, то часто будет спотыкаться и переставать работать вообще. Тут уж два варианта: или халтурщик как Мюнхаузен, или тупой глюкотронщик.

Оптимизация по площади, скорости, энергопотреблению - это другой этап. за него отвечает другой софт, для которого RTL-описание неприкосновенно.

Всё равно не убедил в невозможности влепить бяку. Она конечно малая, но есть. Пока всё там неидеально, есть люфт, в который можно постараться что-то впендюрить и протащить через софт. Там же миллиарды транзюков, голова устанет о каждом думать. Где-то чуток просела производительность - что это, норма, или ресурсы подъел троянчик? Вот потому и нужны собственные ядра, у которых разработка полностью своя, а значит больше безопасность.

Он вообще на 100% чужая разработка. Производителей всего 3 на весь мир. Но все последствия внедрения доп. функционала парируются тем, что доп. функционал будет обнаружен тестами другого производителя. Чтобы был понятен уровень детальности тестов - если аналоговый тополог захочет в никуда не подсоединенном куске металла внутри кристалла (типа токоведущих дорожек) нарисовать слово из 3 букв - оно будет обнаружено, оформлено в виде паразитных ёмкостей и сопротивлений, на нём полезут ошибки, что цепь никуда не подсоединена, хвостик буквы "Й" не укладывается в сетку и не сможет быть корректно воспроизведён на фотошаблоне, а угол наклона линий буквы "У" не соответствует нормам.


Это как внедрить белую ворону в стаю чёрных. А если найти на плате пустой код и сделать его не пустым, то не факт что что-то испортится. Но проще такое делать до изготовления фотошаблонов.
Сквозняк
энтузиаст
 
Сообщения: 1109
Зарегистрирован: 29.06.2006 22:08:32

Re: Развитие IT в период перемен.

Сообщение Shleps » 19.05.2022 00:59:11

Сквозняк писал(а):Круто, значит уязвимостям взяться неоткуда и патчей безопасности, понижающих скорость, не будет.

почему? Уязвимости будут, просто заложенные в RTL и в покупные блоки, а не инъектированные с помощью САПР.
А патчи безопасности, снижающие скорость - это, видимо, намек на MeltDown/Spectre - так эти уязвимости не специализированная закладка, а недодумка, сторонний эффект штатной архитектуры. Те закладки, которые в RTL - будут выглядеть как технологии BIST и DFT (копипастить из вики не буду).


Пока всё там неидеально, есть люфт, в который можно постараться что-то впендюрить и протащить через софт.

Нет там никакого люфта: есть маршрут проектирования - файлы, сгенерированные одним тулом, подаются на вход другому.
Наркоманов, желающих выкинуть этап тестирования - нет. Точнее они могут быть только там, где изделие будет производиться только на бумаге. впендюрить может только грамотный инженер, но не сапровский софт сам по себе.

Там же миллиарды транзюков, голова устанет о каждом думать.

в цифровом дизайне о транзисторах думает софт, который выполняет размещение и трассировку. не живой инженер.
Инженер (цифровой тополог) только помогает этому софту не запутаться и не предлагать заведомо бредовые варианты. подтянуть блоки поближе к своим выводам, оставить места для аналоговой части, наметить взаимное размещение кеша, ядер, шин, сторонних блоков и чего у них там ещё есть. Побить схему на зоны тактирования, решить где будут синхронные/асинхронные куски. и ничего по поводу поведения, потому что это другой инженер и другой софт.

Где-то чуток просела производительность

у этих людей понятие о производительности другое - их интересует на скольких мегагерцах схема ещё останется синхронной, а где обработанный сигнал не будет поспевать за тактовой частотой из-за размеров схемы и задержек в её элементах, в результате чего передний фронт следующего такта начнет наползать на задний фронт предыдущего, в результате чего сигнал превратится в кашу. Учитывая, что задержки зависят и от геометрических размеров схемы, и от технологии фабрики, и от конструкции библиотечных элементов, и логических функций, и от параметров питания, и даже от температуры....... А ограничителем служит разница между самым коротким и самых длинным путем сигнала между любыми блоками или библиотечными элементами. И поскольку этих путей тоже миллионы, то понятно что этим может заниматься только софт, а не живой человек.


А если найти на плате пустой код и сделать его не пустым, то не факт что что-то испортится. Но проще такое делать до изготовления фотошаблонов.

не уловил мысль - во-первых это всё и так происходит до изготовления шаблонов.
во-вторых - если в кристалле было пустое место, а в нём что-то нарисовали, но не подсоединили, то оно
- не будет работать потому, что не запитано
- не будет сигналить, потому что не подключено к ногам
- покажет ошибку на тесте LVS (layout vs schematic) что обнаружены неподключенные цепи
- может показать ошибки теста DRC (design rules check) если нарисованное не корректно с точки зрения правил технологии фабрики или эта область сознательно не выколота топологом из проверок
- в случае цифрового дизайна - будет затерто трассировщиком или оптимизатором, если место не зарезервировано в плане размещения.
Аватара пользователя
Shleps
постоялец
 
Сообщения: 194
Зарегистрирован: 14.06.2006 20:25:14

Re: Развитие IT в период перемен.

Сообщение Alex2013 » 19.05.2022 05:35:12

Shleps писал(а): смысл? ведь тода портируемось кода накроется и затраты на разработку софта вырастут немерянно.
Уж тогда проще создать отдельные процессоры для военного гражданского назначения.

Смысл в "отложенной разработке"(доработке) и оптимизации( например нужно сделать сверх-низко-уровневую оптимизацию для софта от сбербанка ? "Да нивопрос!" ), а так-же помехе возможным закладкам производителей чипов . Расходы не вырастут, а сократятся уровень микрокода в процессорах все равно УЖЕ есть потому что например править похоже неизбежные баги в FPU нужно в любом случае. А процесор с немного расширением возможностей микрокода из "отдельно стоящего в поле камня" станет универсальной платформой с возможностью "сверх-низкой-уровневой оптимизации" под конкретную задачу. Разработка специальных процессоров типа того же "Комдива" идет но это не решает описанных выше проблем.

Разумеется обычный процессор "ногами не оперирует", но тут речь идет о специальном противодействии возможным закладкам и переключением на другой режим можно озаботься специально. И кстати совсем необязательно "манипулировать ногами чипа" например можно изменять режим питания, чистоты синхронизации и т.п. Неважно что это будет конкретно, а важно что это будут специальные меры противодействия закладкам (что-то типа вакцины для бут сектора и МБР "Витамин Б" умевшего проверять "легитимность" реального загрузчика в обход биоса ) Основная идея в том что у проектировщиков закладок тупо не будет данных по "спецрежимам" а будет честный тестовый лист для тестового режима .

Что-то похожее не раз описывалось в фантастике, на пример в "Поле боя Земля" где коварные пришельцы скрывали реальные схемы своего аналога электроники "под явным технологическим бредом" . Кстати написана эта книга не кем небудь, а внезапно "тем самым" Л. Роном Хаббардом, что очень забавно с точки зрения фрейдизма.

Добавлено спустя 4 часа 56 минут 28 секунд:
Кстати, если кто то сомневается в том что есть рабочий обход "проблемы литографии".
Смотрите сюда :
https://ru.wikipedia.org/wiki/Молекулярно-пучковая_эпитаксия
https://novosti-kosmonavtiki.ru/news/83682/
Последний раз редактировалось Alex2013 19.05.2022 10:36:12, всего редактировалось 1 раз.
Alex2013
долгожитель
 
Сообщения: 2923
Зарегистрирован: 03.04.2013 11:59:44

Re: Развитие IT в период перемен.

Сообщение Shleps » 19.05.2022 10:35:24

Alex2013 писал(а):Смысл в "отложенной разработке"(доработке) и оптимизации( например нужно сделать сверх-низко-уровневую оптимизацию для софта

Ну вон Эльбрус с Итаниумом уже сделали.... получилось хреново. опять же изменил систему команд - перекомпилируй все исполняемые файлы, чтобы задействовать оптимизированную вкусноту

а так-же помехе возможным закладкам производителей чипов

Я там выше специально описывал, как могут выглядеть аппаратные закладки, чтобы было понятно, что с ними ничего сделать такими методами не удастся.

можно изменять режим питания, чистоты синхронизации

Процессор сам себе заказывает, какие его области как будут энергоснабжаться и как тактироваться. Это уже внутри кристалла и снаружи не рулится. Тем более в маленьких изделиях типа система-на-кристалле
Аватара пользователя
Shleps
постоялец
 
Сообщения: 194
Зарегистрирован: 14.06.2006 20:25:14

Re: Развитие IT в период перемен.

Сообщение Alex2013 » 19.05.2022 10:50:20

Shleps писал(а):опять же изменил систему команд - перекомпилируй все исполняемые файлы, чтобы задействовать оптимизированную вкусноту

А вот это совсем не обязательно. (Правка ошибок в FPU как-то всякой без перекомпиляции обходится .)
Shleps писал(а):Я там выше специально описывал, как могут выглядеть аппаратные закладки, чтобы было понятно, что с ними ничего сделать такими методами не удастся.

Я не спорю что это довольно сложно, но чисто теоретически если например питание пойдет в обход тестовых шин то даже самая тупая закладка рассчитанная на "самоуничижение чипа" через н-часов работы (банально встроить аналог спиральки лапы накаливания срабатывающей "по счетчику" это просто до тупости ) сработать не сможет, по причине "голодной смерти от удушья". :wink:

Но вообще самые опасные закладки делают отнюдь не с целью окирпичить девайс, а с целью получить полностью неконтролируемый бекдор (возможно даже беспроводной) . И вот от подобных более тонких "методов кремниевого зомбирования" наличные недокументированных (для производителя чипов ) режимов работы и смена микрокода вполне может сработать .
Alex2013
долгожитель
 
Сообщения: 2923
Зарегистрирован: 03.04.2013 11:59:44

Re: Развитие IT в период перемен.

Сообщение Shleps » 19.05.2022 11:31:54

Alex2013 писал(а):А вот это совсем не обязательно. (Правка ошибок в FPU как-то всякой без перекомпиляции обходится .)

Так это ОШИБКИ, то есть система команд остается той же, меняется только поведение на некоторых частных случаях с нештатного на штатное.
А для оптимизации и защиты ты предлагал МЕНЯТЬ СИСТЕМУ КОМАНД.

чисто теоретически если например питание пойдет в обход тестовых шин

оно не может пойти в обход тестовых шин. они уже разведены металлом и никакая программа их не подвинет. Даже в ПЛИС. Это всё равно, что оперируя расстановкой мебели и покраской стен изменять геометрию бетона. Даже гипсокартона не дадут.

то даже самая тупая закладка рассчитанная на "самоуничижение чипа" через н-часов работы

Это не тупая - это очень палевная, потому что идет к часам реального времени, которые обычно отдельный блок. Т.е. её тут же увидят и заинтересуются, а зачем вот сюда надо время тащить?


И вот от подобных более тонких "методов кремниевого зомбирования" наличные недокументированных (для производителя чипов ) режимов работы и смена микрокода вполне может сработать .


Для производителя чипов типа Байкала ничего недокументированного не существует. Вопрос только в том, насколько тщательно они ищут закладки в RTL покупных блоков. Я уже описал вариант от которого никакая смена микрокода не спасет, не думаю, что те, для кого это прямая специализация дурее меня, "рядом стоявшего".
Аватара пользователя
Shleps
постоялец
 
Сообщения: 194
Зарегистрирован: 14.06.2006 20:25:14

Re: Развитие IT в период перемен.

Сообщение Alex2013 » 19.05.2022 13:18:27

Shleps писал(а):А для оптимизации и защиты ты предлагал МЕНЯТЬ СИСТЕМУ КОМАНД.

Да , но как один из вариантов для "экстремальных режимов ". Но для оптимизации "гражданской версии" под конкретную задачу это совсем необязательно .
Shleps писал(а):Это всё равно, что оперируя расстановкой мебели и покраской стен изменять геометрию бетона. Даже гипсокартона не дадут.

Да это верно но только если это не дом в "японском стиле" с ширмами вместо внутренних стен . То есть если чип хотя бы частично не заточен на подобный "морфинг" это разумеется не сработает. Но если в чпи вполне получается засунуть например даже динамически коммутируемую нейросеть то сделать часть "логических переродок " как бы "переносными" (ИМХО) вполне возможно .
Но главное тут будет в возможности добавить еще несколько "уровней абстракции" между железом и прикладным софтом . (Ну или как вариант расширить и "углубить" уже существующие что по идее будет заметно "дешевле" )

То есть получится "гибридный" чип с "элементами ПЛИС-технологии" и немного более хитрой чем в ПЛИС программой коммутацией.
Зы
Однако все это совершенно излишне если часть функциональности готового чипа будет добавляться дома и по совершенно другой технологии. (Как легко догадаться молекулярно-лучевая эпитаксия пока едва ли пригодна для создания сложных чипов "с нуля" но немного "допилить напильником" уже готовый чип с ее помощью по идее вполне возможно )
Alex2013
долгожитель
 
Сообщения: 2923
Зарегистрирован: 03.04.2013 11:59:44

Re: Развитие IT в период перемен.

Сообщение Shleps » 19.05.2022 17:05:56

Alex2013 писал(а):То есть получится "гибридный" чип с "элементами ПЛИС-технологии" и немного более хитрой чем в ПЛИС программой коммутацией.

А ничего, что к обычной плис должен целый сапр прилагаться и как раз из-за встроенного механизма коммутации (т.е. замена токоведущей дорожки на кучу мультиплексоров) её производительность и падает в 10-100-1000 раз относительно "нативной" микросхемы?
Кстати в сетевом оборудовании экстра-класса такое применяется - там есть куча ASIC, которые собственно коммутируют пакеты, процессор, который организует управление, изменение режимов ASIC и некоторые протоколы, и рядом стоит ПЛИС, программируемая КОНЕЧНЫМ ПОЛЬЗОВАТЕЛЕМ, т.е. прямо доступно программисту/сисадмину организации, где такой коммутатор стоит. Для специальной обработки трафика, какая ему придет в голову.
https://www.arista.com/en/products/7130 ... quick-look
Аватара пользователя
Shleps
постоялец
 
Сообщения: 194
Зарегистрирован: 14.06.2006 20:25:14

Re: Развитие IT в период перемен.

Сообщение Сквозняк » 19.05.2022 17:41:55

Shleps писал(а):Нет там никакого люфта: есть маршрут проектирования - файлы, сгенерированные одним тулом, подаются на вход другому.
Наркоманов, желающих выкинуть этап тестирования - нет. Точнее они могут быть только там, где изделие будет производиться только на бумаге. впендюрить может только грамотный инженер, но не сапровский софт сам по себе.


А тот генерирует всё идеально и в сгенерированном коде нельзя что-то оптимизировать, чтобы выкроить место для стороннего кода? И пусть потом тестируют - всё работает как и должно работать, а то, что где-то зарыли массив с левыми данными, хз для чего, на тест не влияет. Сапровский софт может специально сделать что-то с раздутым объёмом, чтобы подготовить места для закладок. В одном месте сэкономил, в другом чуток раздул, а в целом получилась норма!

Shleps писал(а):в цифровом дизайне о транзисторах думает софт, который выполняет размещение и трассировку. не живой инженер.


А софт разработали скорее всего за лужей и там могло быть то, что описано выше.

не уловил мысль - во-первых это всё и так происходит до изготовления шаблонов.
во-вторых - если в кристалле было пустое место, а в нём что-то нарисовали, но не подсоединили, то оно


Пустое место не в смысле совсем пустое, а область машинного кода, которую можно например закоротить перемычкой, так, что всё продолжит работать и получится место, в котором в цифровом виде пиши хоть слова из трёх букв, хоть из пяти - на программу не повлияет и на тесты тоже. Это как написать слово на конструкции башенного крана, на большой высоте, где с земли и из кабины не видно, и припорошить пылью - надписи не видно, но она есть и на его работу никак не влияет, хоть обтестируйся. Но если взять квадрокоптер с хорошей оптикой и знать где искать, то можно подлететь и прочитать.

покажет ошибку на тесте LVS (layout vs schematic) что обнаружены неподключенные цепи

Значит надо так подключить, чтобы обмануть этот тест.
- в случае цифрового дизайна - будет затерто трассировщиком или оптимизатором, если место не зарезервировано в плане размещения.

Значит и на дизайнере злоумышленнику придётся потренироваться.
Сквозняк
энтузиаст
 
Сообщения: 1109
Зарегистрирован: 29.06.2006 22:08:32

Re: Развитие IT в период перемен.

Сообщение Shleps » 19.05.2022 18:39:57

Сквозняк писал(а):
Shleps писал(а):Нет там никакого люфта: есть маршрут проектирования - файлы


А тот генерирует всё идеально и в сгенерированном коде нельзя что-то оптимизировать, чтобы выкроить место для стороннего кода?

генерирует как может, только там уже не код, а схема электрическая принципиальная и топология. И руками (в цифровом дизайне) в эти миллиарды транзисторов влезть нельзя, можно максимум попросить сам софт что-то куда-то перенести, что-то разбить, не оптимизирвать дальше какие-то куски.
Там чаще получается, что софт говорит "не могу добиться работы модели на требуемых частотах, получается только на 100МГц - делайте что хотите, а я пошёл". И инженеры сидят и чешет репу. логику спроектировали, но заданные ТТХ и близко получить не могут.

А софт разработали скорее всего за лужей и там могло быть то, что описано выше.

не скорее всего, а там и только там - я же писал - есть ровно три производителя.

Пустое место не в смысле совсем пустое, а область машинного кода, которую можно например закоротить перемычкой, так, что всё продолжит работать и получится место

На том этапе проектирования, где есть перемычки, там кода уже нет, и даже схемы электрической принципиальной нет.
Эта перемычка будет обнаружена тестом LVS (программа теста восстанавливает обратно схему из топологии и сравнивает с той, которая собственно разрабатывается), кроме того на цифровой схеме она повлияет на этапы оптимизации таймингов и энергопотребления.
покажет ошибку на тесте LVS (layout vs schematic) что обнаружены неподключенные цепи

Значит надо так подключить, чтобы обмануть этот тест.

никак. все описание схемы электрической принципиальной - это и есть список подключений. netlist. внес коррекцию в нетлист - получил ошибку в функциональных тестах, внес коррекцию в топологию - получил ошибку LVS. сделать подключение в обход нетлиста - невозможно.

Более того - внести руками осмысленную коррекцию в нетлист схему уровня микроконтроллера, то есть в результат синтеза - это 10000пядей во лбу. А завтра дизайнер пересинтезировал и всё насмарку.
Аватара пользователя
Shleps
постоялец
 
Сообщения: 194
Зарегистрирован: 14.06.2006 20:25:14

Re: Развитие IT в период перемен.

Сообщение Alex2013 » 21.05.2022 12:15:14

Сквозняк писал(а):А тот генерирует всё идеально и в сгенерированном коде нельзя что-то оптимизировать, чтобы выкроить место для стороннего кода? И пусть потом тестируют - всё работает как и должно работать, а то, что где-то зарыли массив с левыми данными, хз для чего, на тест не влияет. Сапровский софт может специально сделать что-то с раздутым объёмом, чтобы подготовить места для закладок. В одном месте сэкономил, в другом чуток раздул, а в целом получилась норма!

Главная сверхспособность "атаки на разработку " в том что в идеале основная топология кристалла не меняется вообще.То есть никаких левых структур в принципе не добавляется и все отклонения в пределах допустимых погрешностей расчетов. А вторичная "призрачная схема" закладывается через учет "синергии и наводок" от соседних проводников, блоков и элементов . Это солжно но если задачи закладки достаточно просты то "призрачная схема" не потребует особых изысков . (например если нужно вызвать замедление или собой исполнения определенных команд при определенном состояний регистров )
Alex2013
долгожитель
 
Сообщения: 2923
Зарегистрирован: 03.04.2013 11:59:44

Re: Развитие IT в период перемен.

Сообщение Shleps » 21.05.2022 18:34:37

Alex2013 писал(а):Главная сверхспособность "атаки на разработку " в том что в идеале основная топология кристалла не меняется вообще.То есть никаких левых структур в принципе не добавляется и все отклонения в пределах допустимых погрешностей расчетов. А вторичная "призрачная схема" закладывается через учет "синергии и наводок" от соседних проводников, блоков и элементов .

Бред из серии "автор идеи слышал звон, да не знает где он".
Если наводки от соседнего проводника таковы, что могут менять поведение, то схема будет признана неработоспособной в данном режиме.
Только не надо говорить, что "мы чуть чуть подкорректируем топологию, а принципиальную схему менять не будем"
1) в цифровых схемах уровня микроконтроллера это невозможно для человека - слишком велика сложность
2) после прорисовки/синтеза топологии есть этап "экстракции паразитных элементов", на котором нарисованная дизайнерами абстрактная схемотехника дополняется паразитными элементами, получившимися в ходе отрисовывания топологии - всякие там емкости между близко лежащими проводниками, сопротивления кусков не идеальных, а "таких-как-нарисованы" элементов итд, а потом "обогащенная" схема отправляется на пересчёт: ведёт ли она с паразитным обвесом так же, как задумывалась и просчитывалась без него. Авторы бреда про синергию явно не слышали про этот этап. Да и вообще, словечко "синергия" - зашкваренное, слишком его любят шарлатаны всех мастей.
Аватара пользователя
Shleps
постоялец
 
Сообщения: 194
Зарегистрирован: 14.06.2006 20:25:14

Re: Развитие IT в период перемен.

Сообщение Сквозняк » 21.05.2022 21:21:50

Shleps писал(а):никак. все описание схемы электрической принципиальной - это и есть список подключений. netlist. внес коррекцию в нетлист - получил ошибку в функциональных тестах, внес коррекцию в топологию - получил ошибку LVS. сделать подключение в обход нетлиста - невозможно.

Более того - внести руками осмысленную коррекцию в нетлист схему уровня микроконтроллера, то есть в результат синтеза - это 10000пядей во лбу. А завтра дизайнер пересинтезировал и всё насмарку.

Но на этапе проектирвания из хотелок в реальные транзисторы это для софта всё же возможно!
Сквозняк
энтузиаст
 
Сообщения: 1109
Зарегистрирован: 29.06.2006 22:08:32

Пред.След.

Вернуться в Потрепаться

Кто сейчас на конференции

Сейчас этот форум просматривают: нет зарегистрированных пользователей и гости: 11

Рейтинг@Mail.ru